

Interligação de processadores através de chaves Ômicron

Geraldo Lino de Campos*

Escola Politécnica da Universidade de São Paulo

Caixa Postal 8174, São Paulo 01065-970, Brasil

e-mail: RTC@FPSP.FAPESP.BR

Demi Getschko

Fundação de Amparo à Pesquisa do Estado de São Paulo

Rua Pio XI, 1500 - São Paulo 05468-901, Brasil

e-mail: DEMI@FPSP.FAPESP.BR

Resumo

Este trabalho descreve um mecanismo de interconexão de processadores e memórias orientado para maximizar a banda passante, com eventual sacrifício do tempo de latência para acessos individuais, e apresenta os resultados obtidos por simulação de diferentes configurações.

Abstract

This paper presents a mechanism for interconnection of multiple processors and memory modules intended to achieve maximum bandwidth, eventually at expense of latency, and shows simulation results for several configurations.

1 Introdução

O limite superior de desempenho de máquinas monoprocedoras está vinculado ao número de unidades funcionais existentes internamente e ao ciclo de máquina que se pode obter com a tecnologia disponível. Para que se produzam sistemas com desempenho de pico ainda superior, a única alternativa é conectar diversos processadores formando conjuntos mais complexos. O desempenho teórico de pico num sistema de múltiplos processadores é a soma dos valores de cada

processador. O desempenho real que se obtém desse sistema, entretanto, pode ser muito menor que esse valor de pico. Os elementos limitantes para o desempenho final serão as bandas passantes efetivas do subsistema de chaveamento utilizado e do subsistema de memória. A inclusão de múltiplos processadores num sistema constitui paralelismo "macrogranular".

Os dois primeiros casos (micro e mesogranular) são característicos dos sistemas fortemente acoplados. O terceiro tipo de paralelismo tanto pode existir em sistemas de acoplamento forte como em sistemas fracamente acoplados.

As chaves Ômicron foram desenvolvidas para atender às necessidades específicas do Projeto Ômicron [Cam90, Cam92a, Cam92b], mas podem ser utilizadas em qualquer sistema multiprocessador onde a banda passante entre processadores e memórias seja um requisito mais importante que os tempos de acesso individuais.

Como o acréscimo destas chaves, o projeto Ômicron passou a apresentar paralelismo em três níveis: no nível interno às unidades funcionais constituintes dos processadores - paralelismo microgranular; na interconexão das unidades funcionais formando um processador completo - paralelismo mesogranular, e através da interligação de processadores - paralelismo macrogranular.

2 Arquiteturas de multiprocessadores

A análise a seguir examina arquiteturas paralelas disponíveis. Restringe-se a máquinas que, de alguma forma, seguem o modelo von Neumann. Não serão tratados aqui sistemas, como os de "fluxo de dados" ("Data-Flow Machines") que, claramente, representam linha de abordagem diversa e, por outro lado, não possuem ainda representantes disponíveis no mercado.

As alternativas de interconexão aplicáveis em máquinas de arquiteturas paralelas podem classificar-se conceitualmente [Ret90] em quatro famílias principais:

- Máquinas tipo "dados em paralelo"
- Redes "sistólicas"
- Redes de troca de mensagens
- Sistemas de memória compartilhada

Cada família de arquiteturas paralelas apresenta vantagens e desvantagens para aplicações específicas. Do ponto de vista de disponibilidade atual e futura, não é claro qual destas arquiteturas deverá prevalecer, e nenhuma delas oferece vantagens particulares para justificar imediatamente seu uso em sistemas que tenham supercomputadores como elementos básicos.

2.1— Máquinas tipo "dados em paralelo"

Essa família de sistemas, cujo exemplo mais conhecido hoje talvez seja a "Connection Machine", possui arquitetura de interconexão que se caracteriza por associar cada processador a um dado elementar [Thi90]. Aproveita-se ao máximo o natural paralelismo de aplicações numericamente intensivas e que também, usualmente, são dados-intensivas, ou seja, manipulam grandes quantidades de dados, acondicionados normalmente em extensas matrizes.

Os processadores que constituem as máquinas de "dados em paralelo" são, ao contrário do projeto Ômicron, de porte pequeno a médio, de forma a que caibam diversos processadores completos em cada placa de circuito impresso. O objetivo final é a obtenção de um desempenho em nível de supercomputadores, utilizando-se milhares de processadores de baixa capacidade de processamento (é usual lançar-se mão de processadores de largura um bit na confecção dos módulos multiprocessadores [Tuc88]).

Tais sistemas somente atingem elevados desempenhos em aplicações que, de fato, podem valer-se de paralelismo entre milhares de instruções. É o caso de tratamentos matriciais, em que cada dado elementar pode ser tratado individualmente por um processador específico.

2.2— Redes "sistólicas"

As arquiteturas em "rede sistólica", cujo representante mais conhecido é a Warp Machine, desenvolvida na Universidade de Carnegie Mellon, são estruturas regulares, bi-dimensionais, em conformação de rede. Cada célula da rede conecta-se às suas vizinhas segundo o critério de vizinhança mais próxima. Essa conexão, característica principal das redes sistólicas, propaga dados numa única direção, criando um "fluxo de dados" que percorre a matriz de processadores. A célula possui duas ou três entradas provenientes de outras células e um número igual de saídas. É possível também a existência de realimentação.

Entrada e saída para o mundo exterior são feitas, sempre, nas bordas extremas da matriz sistólica e não existe capacidade de mensagens "gerais" ("broadcasting"). As mensagens sempre serão propagadas na rede "célula a célula", seguindo os fluxos estabelecidos no "hardware".

Quanto à memória local, as células sistólicas dividem-se em três tipos [Mor90]: as que se limitam a possuir registradores internos e nenhuma memória adicional (células sistólicas "verdadeiras"), as que possuem algum armazenamento interno, e as que possuem armazenamento local suficiente para realizar um processamento restrito sem grande necessidade de troca de informações com as células vizinhas (células de acesso local).

As redes sistólicas apresentam desempenho adequado em cálculos matriciais, valendo-se de sua geometria. De cada direção possível afluem os elementos das matrizes em operação e, dentro da rede propriamente dita, os cálculos necessários são efetuados

2.3— Redes de troca de mensagens

Redes de troca de mensagens são baseadas em sistemas cuja memória é distribuída física e logicamente. Cada processador "nodal" da rede está fortemente acoplado à sua memória local. Inexistem referências "globais" à memória; cada processador possui e acessa sua memória privativa.

As redes de trocas de mensagens constituem, assim, sistemas de "multicomputadores" e não sistemas de multiprocessadores [Ath88]. A conexão desses computadores é feita, geralmente, sobre uma malha espacial regular: a malha cúbica. Um cubo binário de ordem k é um sistema que conecta $N = 2^k$ processadores. Cada processador ocupa um vértice de um cubo de dimensão k e as

conexões que esse processador possui são as arestas que o unem a outros vértices (processadores) do cubo.

Típicos representantes desta família são os sistemas Intel iPSC/2, um hipercubo cujos processadores nodais são constituídos por microprocessadores Intel 386 e o Amtek 2010, formado com microprocessadores Motorola 68020. Em termos de realizações já existentes, os sistemas de troca de mensagens usam possuir até centenas de nós.

2.4— Sistemas de compartilhamento de memória

Um computador paralelo de memória compartilhada é aquele em que todos os seus processadores operam de forma independente e estão conectados a uma única memória central. Desta forma, todo o espaço de endereçamento válido nesta memória central é igualmente acessível para todos os processadores presentes. Pertencem a essa família o Cray-XMP, a Sequent Machine, a BBN-Butterfly. Claramente, nota-se que o problema-chave neste tipo de arquitetura é o projeto do subsistema de interconexão dos processadores. É característico dos sistemas paralelos de memória compartilhada que:

- todos os processadores devam ter igual e eficiente acesso a todas as posições de memória;
- todas as posições de memória devam ter o mesmo endereço físico vistas de qualquer processador, e a latência de acesso a qualquer posição de memória, vindo de qualquer processador, deva ser a mesma;
- o fato de um processador estar efetuando referência a alguma posição de memória não deva afetar a latência de acesso dos demais processadores. Essa característica traduz-se na intenção de minimizar, se não eliminar, conflitos de acesso ou esperas pela memória.

Partindo-se do pressuposto que a memória é única e central, qualquer sincronização ou comunicação entre processadores será efetuada através da memória compartilhada.

3 O subsistema de memória

O Projeto Ômicron pretende minimizar os conflitos e a contenção nos acessos à memória utilizando, entre outros recursos, extensivo entrefolhamento e duas portas de acesso por módulo.

A solução adotada divide a memória principal em módulos; o módulo divide-se logicamente em 32 submódulos que, por sua vez, contém um banco físico de memória com 256K palavras.

Os submódulos possuem, cada um, uma fila de requisições a serem atendidas. Na fila estão contidos o endereço solicitado (em caso de operação de leitura), ou o par endereço-dado (no caso de operação de escrita). Os pedidos de acesso também são acompanhados do número do requisitor responsável, de um número de ordem e outras informações de controle.

Para manutenção do desempenho do sistema os sinais operam num ciclo de 10 ns, até a porta da fila do submódulo. Isto implica no uso, até aí, de componentes com tecnologia ECL. Da fila de entrada para o interior dos bancos

de memória, a temporização passa a 20 ns por ciclo, compatível com a tecnologia (MOS) adotada para os componentes da memória em si.

O módulo possui duas vias para endereços, sendo uma para operações de leitura e outra para as operações de escrita. Cada módulo, portanto, pode aceitar simultaneamente um pedido de leitura e um pedido de escrita.

No ciclo de leitura, os endereços gerados pelos requisitores chegam via subsistema de comutação aos módulos de memória correspondentes. Cada endereço é acompanhado da identificação do requisitante e de um número de ordem. Esse número permitirá, posteriormente, que dentro das unidades funcionais se restabeleça a ordem original dos pedidos à memória. Uma vez transferido o endereço, o requisitante pode liberar a via ou iniciar um novo acesso. Encerrada a operação de leitura, a palavra obtida é encaminhada ao requisitor original. Cabe aos requisitores monitorarem adequadamente as vias de dados para determinarem se existem dados à disposição.

Durante o ciclo de escrita, o que se passa é análogo. O requisitor coloca no barramento correspondente os dados a escrever e o respectivo endereço. Ambas as informações seguem até o módulo de memória referenciado e a transação se encerra.

Do que foi exposto resulta uma característica importante do sistema de interconexão e que deve nortear qualquer decisão futura: **"os sinais gerados em um dispositivo qualquer terão de ser sempre aceitos pelo dispositivo a que se destinem"**. Esse é o único modo de manter o nível de desempenho num sistema fortemente acoplado, que opere num ciclo tão baixo como *10ns*. Razões físicas, ligadas ao tamanho necessário para as placas exigem este comportamento.

Em resumo, o critério exposto só pode ser atendido se todos os dispositivos apresentarem as seguintes características:

- todo sinal apresentado na entrada de um dispositivo (processador, comutador ou memória) será aceito e prosseguirá para seu destino. Para permitir esta condição, os dispositivos deverão possuir filas onde armazenar requisições que não possam ser imediatamente processadas;
- caso alguma fila atinja uma situação em que sua capacidade possa ser excedida, o dispositivo responsável pela manutenção da fila deve enviar um sinal ao módulo que o antecede, comunicando sua situação de "quase-cheio". Esse sinal servirá para que cessem, temporariamente, requisições ao dispositivo.
- O sinal "quase-cheio" deve ser gerado com a antecedência necessária para que eventuais requisições em trânsito também possam ser aceitas.

O conjunto dos critérios de projeto do sistema integrado deve levar a uma quase inexistência de situações de conflito por acesso. Na verdade, mesmo os eventuais conflitos remanescentes traduzem-se apenas como aumento de latências, já que os pedidos originários ficarão armazenados em filas até seu atendimento final. No pior caso, quando houver necessidade de se emitir o sinal de "quase cheio", o que ocorrerá é um travamento parcial e temporário, com a suspensão de novos pedidos.

4 Características da interligação de processadores no Projeto Ômicron

O grande elemento diferenciador entre a ligação de múltiplos microprocessadores e múltiplos supercomputadores é que estes últimos são fisicamente grandes, quer pela complexidade, quer pela dissipação e, portanto, as dimensões físicas do sistema final são fatores limitantes na comunicação. Esta situação é agravada pela necessidade de utilizar-se, eventualmente um número elevado de estágios de interligação, particularmente quando o número de processadores cresce significativamente. Por outro lado, todos os mecanismos de interligação devem levar em conta do tempo de propagação do sinal entre os vários dispositivos que interconectam processadores.

Do ponto de vista de projeto do processador e subsistema de interconexão, dois são os pontos principais a serem atacados de início. São, na verdade, visões duais de um mesmo problema: uma delas do lado do processador e outra do lado do sistema:

- **do lado do processador:** quais as características desejáveis num processador para que ele suporte futuras ligações integrando um sistema que pode vir a ter uma centena de outros processadores e módulos de memória?
- **do ponto de vista da interligação:** que características ela deveria ter para permitir que diversos processadores e módulos de memória pudessem acoplar-se convenientemente?

Considere-se inicialmente a visão do processador. Para que se atinjam os objetivos do projeto Ômicron, devem ser características do processador:

- **desacoplamento nas operações de memória.** Como já examinado nos capítulos anteriores, o tempo de acesso medido da formulação do pedido de dados até sua efetiva consecução pode ser longo. Isso não afetará negativamente o desempenho final do sistema desde que a "banda passante" do acesso à memória permaneça grande. Em outras palavras, separando-se o evento de solicitação dos dados, de sua efetiva utilização, as latências envolvidas na operação de leitura não impactarão o desempenho final do sistema. Desta forma, mesmo com latências grandes em relação ao tempo de ciclo, a taxa efetiva de transferência da memória ao processador pode ser mantida em níveis extremamente elevados, não causando qualquer tipo de deterioração em seu desempenho.
- **mecanismo de "interrupções retardadas".** Através da execução incondicional de trechos de código cuja validação somente poderá ser feita a posteriori, o sistema mantém elevada taxa de ocupação. Assim, resultados eventualmente inválidos, ou a execução de trechos que não seriam realmente seguidos, somente gerarão interrupção de validação no instante em que os resultados deles originários forem ser efetivamente utilizados. Essa política de "interrupções retardadas" permite manter o melhor uso possível dos recursos de memória e processador, à custa de executarem-se desnecessariamente alguns trechos adicionais de código ou armazenarem-se provisoriamente resultados numericamente inválidos.




Figura 1 - Modelo de interligação simples

Examine-se agora o mesmo problema da interligação em seu aspecto dual. O problema fundamental é evitar a ocorrência de conflitos de acesso. Se, em qualquer parte do sistema, houver geração de pedido de acesso conflitante, o impacto que isso causará ao desempenho final será muito sentido. É, portanto, imperativo que o sistema de interconexão incorpore características que previnam a geração de qualquer conflito potencial entre requisições de acesso. A solução mais detalhada para esse problema será tratada adiante.

4.1— O subsistema mínimo.

Apenas como ilustração, a figura 1 mostra uma interconexão simples, utilizando-se apenas um par de processadores que formam um módulo de processamento e um subsistema de memória. Por motivos de facilidade de implementação, um conjunto de duas placas processadoras pode ser montado num mesmo gabinete físico que, acrescido de um módulo de memória, formará o sistema mínimo. A descrição das características físicas do sistema com múltiplos processadores será vista a seguir. Note-se, ainda, que cada processador pode gerar até um acesso de leitura e um acesso de escrita simultâneos, e que o módulo de memória apresenta duas portas de acesso.

4.2— Comutadores

Quando se deseja integrar mais processadores além dos dois previstos no sistema mínimo descrito anteriormente, é necessário algum dispositivo de interconexão. O esquema proposto consta de uma "chave" $N \times M$ que interliga processadores e memória. Uma inovação trazida pelo projeto Ômicron quanto à implementação desta "chave" é dotá-la de memória interna.




Figura 2 - Chave Ômicron


014

Assim, cria-se a possibilidade de armazenar uma fila de acessos por destino no interior da própria chave comutadora, permitindo que os módulos geradores de requisições continuem a fazê-las num ritmo apropriado, mesmo que ainda não tenha sido possível processar ou encaminhar as anteriores. A simulação mostra que a fila interna ao comutador não necessita ser muito grande, desde que a divisão da memória em submódulos (entrefolhamento) tenha sido satisfatória.

A chave ômicron, esquematizada na figura 2, permite atingir estes objetivos. Na apresentação que se segue, considera-se, para simplicidade, apenas uma via de acesso.

A chave ômicron possui 6 portas externas, sendo 3 de entrada e 3 de saída, e permite a ligação de qualquer porta de entrada a qualquer das portas de saída. Cada ligação é independente, e uma chave pode fazer as 3 ligações ao mesmo tempo. Ao entrar, cada sinal é tentativamente roteado para a saída correspondente; se a saída já estiver ocupada, será mantido numa fila privativa dessa entrada. Evidentemente, cada uma das entradas pode gerar o sinal "quase cheio", e envia-lo ao solicitante ligado a ela.

Uma das saídas é ligada sempre a um módulo de memória, e uma das entradas a um processador (estes papéis são trocados para as vias que permitem



025

Figura 3 - Esquema de interligação para 8 processadores

o retorno de dados a processadores); as outras duas entradas e saídas são ligadas a chaves vizinhas.

Este esquema realiza uma chave de um único nível, pelo menos para os acessos entre o processador e o módulo de memória a que está ligado fisicamente.

4.3— O sistema de interconexão

A operação do sistema de interconexão proposto é bastante simples:

- os requisitores (processadores, por exemplo) enviam ao subsistema de comutação, simultaneamente, pedidos referentes a acessos à memória. O comutador é o que está fisicamente ligado ao próprio requisitor.
- o subsistema de comutação roteia os pedidos aos submódulos de memória em função dos bits de ordem mais baixa do endereço referido;
- caso o endereço referido pertença a um submódulo fisicamente ligado ao subsistema de comutação, o pedido será encaminhado diretamente ao submódulo; caso contrário, será encaminhado a uma das chaves vizinhas, escolhida para oferecer a menor distância até o submódulo que contém o endereço;

- devido ao nível de entrefolhamento adotado para os submódulos de memória a ocorrência de conflitos pelo acesso ao mesmo submódulo é bastante rara; mesmo assim, na eventualidade do submódulo referido não estar em condições de atender ao novo pedido, este será colocado na fila interna do próprio submódulo;
- conseguido o dado, este seguirá o caminho inverso: da memória aos comutadores e daí ao requisitores, que estarão monitorando constantemente o sistema à espera dos dados pedidos.

Um esquema adequado para interligação de 8 processadores a 4 módulos de memória é apresentado na figura 3. Note-se que, na verdade, o comutador apresentado envolve apenas 4 chaves; como o subsistema de memória apresenta seus módulos sempre com duas portas de acesso, outros 4 processadores e respectivo sistema de comutação ficam ligados à outra porta de acesso. É possível estender este tipo de ligação para até 16 processadores sem que o nível de desempenho fique seriamente comprometido.

Algumas características do sistema assim formado devem ser destacadas:

- os pedidos de acesso não serão, necessariamente, atendidos na mesma ordem em que foram emitidos. Isso, entretanto, não constitui qualquer tipo de restrição dado que o processador prevê uma fila interna de dados por grupo, de onde os requisitores poderão obtê-los na ordem original;
- um aumento no tamanho da fila interna dos comutadores poderá vir a refletir-se como um aumento na latência dos acessos à memória. Esse efeito, entretanto, também não é maléfico por ser facilmente compensável pelo funcionamento assíncrono dos requisitores. Mantida a banda passante, o desempenho do sistema não se degradará substancialmente.
- Os resultados de simulação mostram que o número máximo de elementos nas filas é moderado e pode ser facilmente implementável.

Um estudo mais aprofundado mostra que a configuração esboçada na figura 3, estendida para 16 processadores, representa o valor máximo que pode ser atingido com um único canal (bidirecional) ligando duas chaves adjacentes, tornando inviável utilizar o mesmo esquema para um número maior de requisitantes. A solução, neste caso, é dotar-se o sistema de mais níveis de comutação/concentração. O estudo detalhado dos sistemas multi-nível ultrapassa o escopo deste texto.

5 Resultados de simulação

O comportamento de redes ômicron foi simulado para a situação mais característica de operação dos supercomputadores, que é o de referência aos elementos de grandes matrizes. Estas referências caracterizam-se por serem realizadas em endereços que estão em progressão aritmética. Os valores para os valores iniciais e razões foram escolhidos aleatoriamente.

Um primeiro resultado é o de que o sistema é bastante robusto, isto é, os resultados variam muito pouco para diferentes números aleatórios.

Tabela 1 - Desempenho da rede com um canal

Densidade de requisição	Índice de aceitação	
	Rede com 4 chaves	Rede com 8 chaves
1,0	0,63	0,58
0,75	0,85	0,77
0,5	0,96	0,83
0,25	1,00	0,99

5.1— Redes com um único canal

Redes com um único canal permitem a realização de apenas uma operação (leitura ou escrita) por ciclo.

A tabela 1 apresenta os índices de aceitação para redes compostas por 4 e 8 chaves, sujeitas a demandas com diferentes densidades de requisição. A densidade de requisição é definida como a relação entre um número de pedidos de acesso e o número de ciclos que um requisitante levaria para solicitá-los, caso fossem sempre aceitos pela rede. O índice de aceitação é definido como a relação desse número de ciclos idealmente necessários e o número de ciclos efetivamente requeridos para a realização de todos os acessos.

5.2— Redes com dois canais

No caso de mais de um canal existe o problema de sincronização de requisições. Para este texto, será considerado apenas o caso de dois canais, sendo um dedicado a operações de leitura e outro a operações de escrita.

O problema de sincronização é impedir que se altere a ordem de execução das operações de leitura e escrita, originadas de um mesmo grupo, que envolvam um mesmo endereço de memória. As operações originadas de grupos diferentes envolvendo um mesmo endereço de memória devem ser realizadas através de operações de sincronização explícitas, e não precisam ser consideradas aqui.

Tabela 2 - Desempenho de rede com dois canais

Densidade de requisição	Índice de aceitação	
	Rede com 4 chaves	Rede com 8 chaves
1,0	0,75	0,67
0,75	0,90	0,88
0,5	0,98	0,96
0,25	1,00	1,00

Neste caso, a densidade de requisição é normalizada para o número de canais, isto é, a densidade de requisição 1 corresponde à existência de um pedido de leitura e um pedido de escrita por ciclo.

Este critério de normalização é justificado pelos resultados da simulação, que mostram que a diferença entre os índices de aceitação para as operações de leitura e de escrita são desprezíveis.

A tabela 2 apresenta os resultados da simulação para o caso de rede com dois canais.

6 Conclusões

As chaves ômicron atendem ao objetivo de interconexão com elevada banda passante. Apesar de não ser possível atingir a taxa de aceitação ideal de 1, os valores obtidos para densidades de requisição razoáveis (menores que 0,80) são muito bons, e permitem a interconexão de um número bastante elevado de processadores.

Como apenas o primeiro nível das chaves multinível podem possuir uma densidade de demanda próxima de 1, as chaves possuem a propriedade de apresentar taxas de aceitação global muito próximas da taxa de aceitação de seu primeiro nível, permitindo a construção de interligação de grande número de processadores com redução muito pequena de desempenho.

7 Bibliografia

- [Ath88] Athas, W. C. and Seitz, C. L., "Multicomputers: Message-Passing Concurrent Computers", IEEE Computer 21 (8):9-24, August 1988.
- [Cam90] Campos, Geraldo L. Arquitetura Policíclica Assíncrona. Anais do III Simpósio Brasileiro de Arquitetura de Computadores, 82-96, Rio de Janeiro, 1990
- [Cam92a] Campos, Geraldo L. Asynchronous Polycyclic Architecture: an overview. Information Processing 92, J. van Leewen (ed), vol 1, 518-524, Madrid, setembro de 1992.
- [Cam92b] Campos, Geraldo L. Asynchronous Polycyclic Architecture. Parallel Processing: CONPAR 92-VAPP V (Lecture Notes in Computer Science, vol 634), Springer-Verlag, setembro de 1992.
- [Mor90] Moreno, J. H. and Lang, T., " Matrix Computations os Systolic-Type Meshes", IEEE Computer 23 (4):32-51, April 1990.
- [Ret90] Rettberg, R. D. et all., "The Monarch Parallel Processor Hardware Design", IEEE Computer 23 (4):18-30, November 1988.
- [Thi90] ..., "Connection Machine, Model CM-2, Technical Summary", Thinking Machines Corporation, November 1990.
- [Tuc88] Tucker, W. L. and Robertsson, G. G., "architecture and Applications of the Connection Machine", IEEE Computer 21 (8):26-38, August 1988.